Anticipa't al futur i comença a formar-te en la tecnologia de processadors RISC-V

ProcessadorsISAobert
Un col·lectiu d’universitats i centres de I+D, sota el paraigües del BSC (Barcelona Supercomputing Center) estem iniciant activitats i projectes amb l’objectiu de posicionar-se adequadament en la línia emergent de processadors d'ISA obert. Una oportunitat pels estudiants que encara no tinguin clar de què realitzar el seu TFG o TFM.

12/03/2019

Actualment existeixen múltiples processadors comercials pel desenvolupament de sistemes HW/SW, però tots ells son nuclis amb el repertori d’instruccions (ISA, Instruction Set Architecture) tancat, protegit y propietari, i la seva utilització està sotmesa a costoses llicencies d’explotació o limitada a l’ús de components y sistemes de desenvolupament disponibles en el mercat. Al mateix temps el software obert es ja una realitat que ha facilitat enormement tant la seva pròpia evolució como el seu us i adaptació per aplicacions específiques sense més inversions que les de comptar amb professionals qualificats.

Tot i que ja hi ha hagut precedents de repertoris d’instruccions oberts com ara el SPARC V8 (1994)o el OpenRISC (2000-2011), aquestes propostes no s’han arribar a consolidar. Durant els darrers anys ha anat quallant una iniciativa, nascuda a la Universitat de California a Berkeley, pel desenvolupament del processador RISC-V de ISA obert i públic que eliminaria la major part de les restriccions imposades pels ISAs propietaris i faria accessible a qualsevol empresa o persona l’ús d’una arquitectura lliure de royalties, iniciant un camí cap al hardware obert i lliure.

Igual que en el seu dia el software lliure s’obrí camí fins aconseguir sistemes operatius oberts tipus LINUX, el ISA obert RISC-V es una gran oportunitat per alliberar el hardware de les limitacions inherents als sistemes propietaris. En aquest sentit pensem que les noves arquitectures RISC-V en ofereixen, a professors i estudiants, una magnífica oportunitat per treballar anticipadament sobre el futur immediat i així poder-lo assaltar a temps per estar preparats quan aquestes noves arquitectures explotin a nivell de mercat.

En aquest context, un col·lectiu d’universitats i centres de I+D, sota el paraigües del BSC (Barcelona Supercomputing Center) estem iniciant activitats i projectes amb l’objectiu de posicionar-se adequadament en aquestes noves tecnologies tant a nivell nacional com internacional.

Per tant, si voleu anticipar-vos una mica al futur i començar a formar-vos en la tecnologia de processadors RISC-V penseu que el vostre proper treball de Grau o de Màster el podríeu orientar cap aquesta línia emergent de processadors d’ISA obert.

Per qualsevol informació o comentari addicional: Lluís Terés (Lluis.Teres@uab.cat).

Altre professorat de l’Escola d’Enginyeria relacionat amb aquesta iniciativa: Antonio Espinosa, David Castells, Daniel Franco, Eduardo Cesar, Elena Valderrama, Juan-Carlos Moure, Miquel Angel Senar.